<track id="dnhnn"><ruby id="dnhnn"></ruby></track>

    <track id="dnhnn"></track>
      <th id="dnhnn"></th>

          <track id="dnhnn"></track>

            <em id="dnhnn"></em>
            <ol id="dnhnn"><del id="dnhnn"></del></ol>
              <em id="dnhnn"></em>
              高輸出阻抗、高擺幅輸出的恒流源電路

              信息來源: 時間:2020-12-18

              高輸出阻抗、高擺幅輸出的恒流源電路

              上述改進的恒流源電路雖提高了輸出阻抗、改善了恒流性能,但作為有源負載時,輸出擺幅較小,這是因為輸出級采用串級形式,進入飽和區的電壓(Vo)較大,現以圖2.2-2恒流源電路為例,進行說“為討論方便起見,電路重畫如圖2.2-6a所示。此時輸出電壓(Vo)-輸出電流(Io)的特性曲線如圖2.2-6b所示。圖中M2管的漏源電壓image.png,等于柵源電壓恒流源電路恒流源電路,

              M1管的漏源飽和電壓image.png,因此,M1管進入線性區之前,輸出電壓Vo的最小值為

              恒流源電路

              設M1~M4管參數相同,則上式可寫成

              恒流源電路

              恒流源電路

              由上式可知,負向輸出擺幅不僅決定于管子的飽和壓降image.png,還要加上閾值電壓VT。

              為消除(2.2-7)式中的VT項,增大輸出電壓Vo的動態擺幅,可采用圖2.2-7a的電路形式,在M1管和M3管柵極之間加入了一個電平位移電壓源,其值等于閥值電壓VT。加入電平位移電壓源VT后,M2管的漏源電image.png。顯然,M1管進入線性區之前,輸出電壓Vo的最小值為

              恒流源電路

              圖2.2-7b表示了圖2.2-7a電路的輸出特性曲線。

              恒流源電路

              圖2.2-7a的實際電路如2.2-8所示,圖中所有MOS管的偏置電流為IO(IR=IO),除M3管外,其他MOS管的寬長比(W/L)均相同,image.png管的寬長比為其他MOS管寬長比(W/L)的1/4。為書寫方便見,圖中的恒流源電路。

              恒流源電路

              因M2管的寬長比(W/L)是其他MOS管的寬長比(W/L)的1/4,并根據image.pngimage.png關系式,不難證明,這樣的電路結構及器件尺寸,image.png管的柵極電位為image.png,從而使M2管的漏源電壓image.png,保證了輸出電壓VO最小值為

              恒流源電路

              圖2.2-8恒流源電路可作為有源負載,以實現高增益、大的輸出擺幅。

              聯系方式:鄒先生

              聯系電話:0755-83888366-8022

              手機:18123972950

              QQ:2880195519

              聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

              請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

              請“關注”官方微信公眾號:提供  MOS管  技術幫助

              半導體公眾號.gif

              推薦文章

              亚洲精品无码久久千人斩探花|两个人看的www高清|国产亚洲青草蜜芽香蕉精品|国产三级精品三级在专区