硅柵CMOS工藝流程框圖及等平面隔離硅柵CMOS工藝步驟

1、硅柵CMOS工藝流程框圖

雖級然鋁柵CMOS工藝比較成熟、穩定，但由于存在著較大的柵漏、柵源交疊寄生電容，使電路速度較慢，再加上n⁺、p⁺溝道截止環占用面積較大，集成度做不高等問題，因此，在等平面隔離n溝硅棚工藝的基礎上發展了等平面隔離硅柵 CMOS工藝。此種工藝雖然流程較長，但縮小了CMOS電路的面積，改進了電路的速度性能，且版圖設計筒單而規則，宜于用計算機輔助制版，因而已成為當前MOS工藝中的主要工藝。

等平面隔離硅棚CMOS的工藝流程框圖如圖4.1-8所示。

等平面隔離硅柵CMOS工藝流程如圖4.1-9所示。

2、工藝流程步驟

結合圖4.1-8和圖4.1-9，我們簡要介紹硅柵CMOS的工藝流程步驟；

（1）預氧化

在n型（100）硅片上進行第一步熱氧化，作為P阱注入和再分布的掩蔽。

（2）P阱光刻

（3）P阱硼離子注入和P阱再分布

P阱注入劑量對n溝MOS管的閥值電壓有直接的影響，必須根據電路對的要求來決定注入劑量，一般為10¹³/厘米²左右。

（4）底氧氧化和Si3N4淀積

首先去掉預氧化層，然后進行底氧化和Si3N4淀積，以作為場氧化的掩蔽。

（5）光刻場區

需要場氧化的地方，通過光刻和等離子腐蝕方法去除該處的Si3N4。

（6）n溝場注入光刻

為提高n溝場區的場開啟電壓VTF，對n溝場區必須進行硼注入，由于有源區部分已有Si3N4掩蔽，硼離子不會注入進去，因此場注入光刻版與P阱版形狀相同，只要把P阱外的區域用光刻膠掩蔽起來即可。硅柵CMOS工藝。n溝場注入的劑量由VTF決定，一般為10¹³/厘米數量級，注入能量要恰當，能量太低，在場氧化時，容易進入到場氧化層中去；能量太高會穿過Si3N4到有源區，以致影響MOS場效應管的場注入后進行去膠，去膠后此道光刻圖形不再保留。

（7）場氧化及去除Si3N4

通過較長時間的濕氧氧化，在場區生長一層約1微米的氧化層，以提高場開啟電壓。場氧化完畢后，用熱磷酸去除Si3N4。

（8）棚氧化和VTF調整B⁺注入

去掉Si3N4下的底氧，重新進行清潔氧化，在MOS管柵區上長出一層薄柵氧化感；然后進行調整光刻。硅柵CMOS工藝。調整光刻，只要把n溝MOS管區用光刻膠掩蔽即可，因此可以用P阱的反版，此道光刻不需要腐蝕，去膠后圖形不保留。

VTF調整用離子注入硼來實現，注入劑量約10¹¹/厘米²數量級，能量可以較低，只要能穿過柵氧化層即可。

（9）多晶硅淀積、多晶硅摻雜和多晶硅光刻

用低壓化學氣相淀積（LPCVD）方法在整個硅片表面淀積一層多晶硅，然后進行磷擴散，使多晶硅的R□≈30歐姆/方左右，再進行多晶硅光刻，把MOS場效應管柵區上的多晶硅及用作連線用的多晶硅保留，其他地方的多晶硅用等離子刻蝕法去除，

（10）P⁺區光刻，P⁺區硼注入

為了進行P⁺區（P溝漏源區和P阱中的P⁺環）的硼注入，必須把n⁺區用光刻膠掩蔽起長，至于場區則有厚的場氧化層掩蔽，MOS管的溝道區有多晶硅掩蔽，可以不必考慮再加作什么掩蔽物。光刻時不必進行腐蝕，即可進行P⁺區硼離子注入，為減少P溝漏源區的電阻，注人劑量要稍大，一般為10¹⁴~10¹⁶/厘米²，注入完畢即行去膠，去膠后圖形不保留。

（11）n⁺區光刻，n⁺區磷（或砷）注入

在進行n⁺區（n溝漏源區和n^-硅襯底中的n⁺電極）光刻時，必須把P⁺區用光刻膠掩能起來，為簡單起見，只要用P⁺區光刻的反版即可。硅柵CMOS工藝。光刻后同樣進行n⁺離子注入，隨后去膠，圖形不保留。

（12）磷硅玻璃淀積和漏源再分布

用低溫淀積方法在硅片上淀積一層磷硅玻璃，使高臺階的坡度變小，以利于鋁條爬高坡時不致斷裂：同時進行漏源再分布。

（13）引線孔光刻

（14）鋁淀積、光刻鋁條、鈍化和鈍化版光刻

與其他電路的工藝一樣進行鋁淀積，鋁條光刻和鈍化，鈍化版光刻。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助