鋁柵CMOS工藝設計規則-（六塊光刻版）方面規則詳解

鋁柵CMOS工藝設計規則

CMOS電路的版圖設計規則與其他電路的設計規則一樣，首先要考慮光刻工藝所允許的最小尺寸及最小間隔，例如擴散區的最小尺寸和間隔，多晶硅的最小尺寸和間隔，鋁條的最小尺寸和間隔等等。其次，要考慮各道光刻版之間允許的套準精度。另外，從器件性能角度考慮，還要制訂一些器件允許的最小尺寸如溝道長度等，為了減少CMOS電路中的一些寄生效應和漏電現象，設計版圖時還需要對管子間距等制訂一些規則。

由于設計規則與工藝條件、工藝水平密切相關，因此各個單位的設計規則可以不同，隨著工藝水平的不斷提高，設計規則還會不斷地改進，所以下面所列設計規則中的數據只是一個例子，主要把設計規則中應考慮的問題提出來，作為制訂設計規則的參考。

參照第一節鋁棚CMOS工藝流程，我們知道鋁柵CMOS工藝共需六塊光刻版，每塊光刻版的設計規則應作如下考慮：

1、P阱光刻版

（1）P阱區最小寬度一般不予規定，因為P阱區內要做n溝管子，實際上p阱寬度總是比較大，不會受到光刻工藝的限制。

（2）P阱與P阱之間的最小間距40微米

在CMOS工藝中一般NMOS場效應管的襯底電位都相同，它們可以做在一個P阱內。當

NMOS管的襯底電位不相同時，P阱必須分開。鋁柵CMOS工藝設計規則。由于P阱的結深較深，因此其橫向擴散也較大（6~8微米），再考慮到 p^- n^- 結反向偏置時的勢壘擴展，P阱之間的距離應該是較大的。實際上，為防止P阱與P阱之間的場開啟漏電，兩個P阱之間的n^-襯底上必須制作n⁺隔離環，而P阱周圍又有P⁺環，因此P阱之間距為40微米，如圖4.3-1所示。

2、P⁺區光刻版

（1）P⁺區最小寬度，它取決于光刻能刻出的最小線條寬度，定為8微米，該寬度也就是MOS管最小溝道寬度，具體如圖4.1-5（a）所示。

（2）P⁺與P⁺之間的最小間隔，它不僅取決于光刻能刻出的最小線條間隔，還與橫向擴散寬度密切相關，定為10微米，該間隔也就是MOS管最小溝道長度，如圖4.1-5（a）所示。

（3）P阱必須用8微米的P⁺擴散區圍繞，P⁺環內側離P阱線2微米，外側離P阱線6微米，具體如圖4.3-1所示。

（4）n溝MOS管的周圍也必須用8微米的P⁺擴散區圍繞，以防止n溝MOS管之間由于場開啟而漏電，如圖4.3-2所示。

（6）P⁺環與n⁺漏源區的最小間隔為10微米。這是因為考慮到P⁺和n⁺光刻版之間的套準精度及P⁺、n⁺的橫向擴散。鋁柵CMOS工藝設計規則。

3、n⁺光刻版

n⁺光刻版的設計規則與P⁺光刻版基本相同。

（1）n⁺區的最小寬度為8微米。

（2）n⁺與n⁺之間的最小間隔為10微米。

（3）P溝MOS管的P周圍必須用8微米的n⁺擴散區圍繞，如圖4.1-5a所示。

（4）n⁺環與P⁺漏測區的最小間隔為10微米。

4、柵極預刻孔光刻版

（1）柵區與漏源區交疊2微米（最小和最大），為保證漏源之間的溝道區上有薄柵氧化層覆蓋，并具有一定的光刻套準精度，柵區必須與漏源區交疊，由于漏源擴散有一定的橫向寬度。鋁柵CMOS工藝設計規則。所以交疊量不必太大，否則柵-源、柵-漏寄生電容增大。

（2）在P溝道寬度方向，為了保證管子的溝道寬度W（由漏源區寬度而定），柵區必須伸出漏源區至少4微米，具體如圖4.3-2所示，一般情況下柵區可以延伸到隔離環。

（3）預刻引線孔版比引線孔版大2微米。

（4）預刻孔與柵區的最小間隔為10微米，以保證引線孔上鋁條與柵上鋁條的間隔。

5、引線孔光刻版

（1）最小引線孔面積8微米×8微米或6微米×10微米。

（2）引線孔與漏源擴散區邊界的最小間距6微米。

6、鋁條光刻版

（1）鋁條覆蓋引線孔時，至少伸出2微米。

（2）在溝道長度方向鋁條覆蓋柵區時，至少伸出2微米，

（3）在溝道寬度方向，柵區上的鋁條必須延伸到隔離環，與隔離環交疊量最小為2微米，以防止漏源區的邊緣區域漏電。鋁柵CMOS工藝設計規則。

（4）在鋁條長度短于250微米時，鋁條最小寬度為8微米，鋁條最小間隔為8微米。

（5）在鋁條長度大于250微米時，鋁條最小寬度為10微米，鋁條最小間隔也為10微米。

（6）最小壓點面積為120微米×140微米。

（7）壓點間最小間距120微米。

（8）電路中的壓點與鋁條的最小間距為40微米。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助