了解從邏輯設計來看的MOS集成電路功能知識分析

以采用集成電路（不限于MOS集成電路）為前提的電子儀器邏輯設計，與采用晶體管、二極管等所謂分立元件時相比，要受很大的限制。邏輯設計的最終目的在于降低成本。僅僅根據這一點，也要從不同于分立元件的角度來進行邏輯設計。設計時必須注意的問題是基本的邏輯構成方式和相同邏輯功能的數目。MOS邏輯集成電路。尤其在使用MOS集成電路時，前者（基本的邏輯構成方式）將在整機設計中占極大比重。以下對此加以分析。

所謂基本的邏輯構成方式，有以門為主體構成邏輯的方法和以觸發器為主體構成的方法。過去在使用分立元件和雙極型集成電路的場合，曾采用以門為主體的方式，但對MOS集成電路來說，使用條件就大不相同。MOS邏輯集成電路。也就是說，MOS集成電路與分立元件和雙極型集成電路相比，其特點為觸發器的價格比門電路要便宜。這說明MOS集成電路的功能效率甚優，構成邏輯電路所需的元件（MOS晶體管）較少，例如在12引線的TO-5管殼內通?？煞庋b4枚輸入端和輸出端數目少的D型觸發器。因此，在采用以門或觸發器為單元的集成電路組成電子儀器時，利用MOS集成電路所具有的這種特點，多用觸發器而少用門電路。

此處，以串行數字計算機中不可缺少的定時信號發生器為例加以說明。圖3.2是過去所用的，由二進制計數器的堆積與譯碼門電路構成的電路，包含兩個J-K觸發器的集成電路需要2枚，包含兩個四輸入端“與”門的集成電路需要8枚，包含三個三輸入端“與”門的集成電路需要1枚，總計需集成電路11枚。相比之下，如采用圖3.3所示的具有修正錯誤能力的環形計數器，則需要包含四個D型觸發器的集成電路4枚，四輸入端“與非”門集成電路2枚，總共要用6枚集成電路構成?？梢?，有必要研究適應MOS集成電路的基本邏輯電路結構和控制方式。

下面我們來研究采用集成電路時必然要碰到的問題，即相同邏輯功能的數目問題。圖3.3的實線部分是16進制環形計數器。我們看一看17進制環形計數器又將如何？雖然也可以簡單地再加接一個D型觸發器，但在另一方面會產生問題。1枚集成電路的同步信號是共同的，所以加接的集成電路內4個觸發器的同步信號也是相同的，假如用這一同步信號驅動的觸發器沒有別的什么用途，剩下的3個觸發器就完全是多余的了。MOS邏輯集成電路。在這種情形下就要研究一下不加接集成電路構成17進制計數器的方法，同時要研究在這種條件下使用3個觸發器簡化其它邏輯的問題。圖3.3的虛線部分給出用四輸入端“與非”門的四個輸入端構成17進制計數器的方法。對構成方法的研究是十分必要的，因其直接影響成本。當然，這類問題并不限于觸發器，也適用于倒相器和門電路。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助