<track id="dnhnn"><ruby id="dnhnn"></ruby></track>

    <track id="dnhnn"></track>
      <th id="dnhnn"></th>

          <track id="dnhnn"></track>

            <em id="dnhnn"></em>
            <ol id="dnhnn"><del id="dnhnn"></del></ol>
              <em id="dnhnn"></em>
              從電路設計來看的MOS集成電路功能及措施注意事項

              信息來源: 時間:2021-4-15

              從電路設計來看的MOS集成電路功能及措施注意事項

              從組成電路的角度來看MOS集成電路時,首先要與過去的晶體管和雙極型集成電路對比,充分認識MOS集成電路固有的特點和缺點,還要充分研究如何選取適用的電路以及電路方式。下面從數字電路設計的角度來看MOS集成電路特點,可舉以下各條。

              (a)因無需隔離,MOS晶體管的結構可很簡單;可用MOS晶體管構成高電阻;且可利用MOS晶體管柵極的存貯功能,用很少的結構元件實現存貯電路等等。由于上述原因,MOS電路的集成度可做得很高。尤其是在管腳數不受限制的移位寄存器方面,MOS電路能充分發揮其特點。MOS管電路設計。

              (b)由于MOS晶體管柵極有存貯功能,可以使用存貯分配式邏輯電路。

              (c)制造工藝簡單,價格可較低。

              (d)輸入阻抗高,所以扇出很大。反過來,容易受感應噪聲的影響。輸出阻抗以及輸入、輸出電容較大,所以開關速度慢。

              (e)輸入、輸出邏輯電平差很大,所以噪聲容限大,電路結構的余量較大。

              (f)可望實現低功耗。尤其是負載MOS晶體管用時鐘驅動或采用互補結構時,功耗可降至極低。

              (g)放大量小,所以開關特性易受雜散電容、電流負載等的影響。

              (h)要考慮會產生靜電破壞。故應采取特殊的防護措施。

              臺式電子計算機是最宜采用MOS集成電路的機器,它取得了很大進展?,F以這種計算機為例,討論應用MOS集成電路的電路方式。

              運算寄存器部分,通常用串行同步式移位寄存器組成,這是最能發揮MOS集成電路功能的部件之一。MOS集成電路移位寄存器的集成度高,現已研制成功雙8位移位寄存器、雙16位、48位、64位以及更高集成度的移位寄存器。

              臺式計算機的運算裝置是加減法裝置,通常由全加器、進位或借位信號檢測電路、二-十進制電路等構成。試宜作加減法器的MOS集成電路結構如圖3.4所示。圖3.4(a)是用普通的門電路構成的按位加邏輯電路,a1a2,表示應作加法運算的純二進制數,C表示進位或借位,引起 MOS集成電路,即可實現圖3.4(b)所示的邏輯電路,以MOS晶體管柵-源之間加輸入信號的轉移形式作為基本電路,將這種基本電路加以組成就構成加法器電路,不必通過取輸入信號的補信號的倒相器,電路可以簡化,信號轉移時間也隨之縮短,另外,還具有引線數及元件數少的特點。

              利用MOS集成電路的動態存儲功能可構成存儲分配式邏輯,引入這種邏輯也可使電路簡化。圖3.5給出半加器的例子,將圖(a)觸發器的暫存部分與門功能聯系起來,電路即可簡化。MOS管電路設計。

              MOS管電路設計

              程序裝置和判斷裝置通常由門電路和觸發器等構成,但門電路受引線數目的限制,集成度不能提得很高,因而不能指望成本有大的降低。同時考慮到MOS集成電路噪聲容限較大,為達到設計的經濟性,在小規模集成電路的階段,多并用MOS集成電路和二極管門電路。例子如圖3.6所示。MOS管電路設計。

              MOS管電路設計

              下面說明一下采用MOS集成電路進行電路設計時應注意的事項。

              (1)邏輯電平

              MOS集成電路的輸入和輸出邏輯電平,目前有若干種,表3.3舉例表示邏輯電平的規格。

              現在看一看表3.3的情形。注意到MOS集成電路直流耦合時的負載條件等,如輸出邏輯電平滿足表中的規格則無問題,但如并用二極管門電路,使用MOS傳輸門時,就要充分考慮二極管和傳輸門中的電平移動以及負載電阻引起的電平變化,而進行電平分配的設計。圖3.6的外接等效附加電阻為OPQRS的并聯值,通??蓪⑦@些電阻規定在滿足負載條件規格的范圍內,另一方面,若二極管、傳輸門中的電平移動分別為0.5V和1V,則可估算出噪聲容限為4V-(2V+0.5V+1V)=0.5V。

              MOS管電路設計

              (2)傳輸延時

              對MOS集成電路來說,開關速度較慢,尤其是截止延時很大?,F考慮圖3.7的倒相器電路。截止開關時間由負載電阻R和輸出電容。次級輸入電容、布線電容等組成的電容C的時間常數來決定。我們來研究圖3.7(b)電路的傳輸延時。如圖(c)所示,要使末級門的輸出電平在觸發器寫入時鐘ф2以前達到規定的邏輯電平,必須大力降低R、C,尤其要降低門的級數。

              (3)溫度變化和電源變化

              溫度和電源變化引起MOS集成電嘴內部的參數變化,以非線性因素居多,集成電路內部的漏電是其典型的例子。另外,并用二極管時還有體內漏電等參數變化。這些參數的變化往往帶來意想不到的不便。所以在最初設計時應充分考慮溫度和電源的變化。MOS管電路設計。

              (4)對靜電破壞采取的措施

              如前所述,MOS集成電路有靜電破壞這樣的麻煩問題。雖然在每個MOS集成電路的輸入端都加接保護二極管,實際上所加電壓之高往往超出原先的估計范圍。采用MOS集成電路設計整機時尤應考慮采取措施防止靜電破壞。例如,用幾塊印刷電路板構成系統時,各印刷電路板的引線端點不得開路,應在端點與地之間加接電阻等構成閉合回路,同時應采取一些措施,例如機器的外殼不用金屬,或做成無機殼的機器等。

              MOS管電路設計

              聯系方式:鄒先生

              聯系電話:0755-83888366-8022

              手機:18123972950

              QQ:2880195519

              聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

              請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

              請“關注”官方微信公眾號:提供  MOS管  技術幫助

              推薦文章

              亚洲精品无码久久千人斩探花|两个人看的www高清|国产亚洲青草蜜芽香蕉精品|国产三级精品三级在专区