MOS集成電路設計要點及幾何尺寸的確定等詳解

（1）對寄生元件的考慮

MOS集成電路的設計與作為分立元件的MOS晶體管的設計不同，集成電路內部的雜散電容小，為了得到一定的速度，gm可以做得很小，可以使晶體管的面積做得很??；同時集成電路的元件之間必需隔離。MOS集成電路設計要點。關于隔離的問題，如圖3.19所示，若氧化膜跨過兩個擴散層穿接區，在氧化膜上又有金屬布線時，相當于在該處構成了一個MOS晶體管，在集成電路中意識不到的部分可能產生晶體管的作用。象這樣的由布線等原因出現的MOS晶體管稱為寄生MOS晶體管^7）。

為了使寄生MOS晶體管在電路的偏壓下不工作，通常要增厚金屬布線下的氧化層以減小該晶體管的gm，另外，要盡可能將寄生晶體管的閾值電壓設計得高于偏壓。這相當于雙極型集成電路的隔離。如系互補型的場合，一般將N溝道晶體管進行隔離。

（2）材料常數的決定

制造MOS集成電路時，須決定半導體（目前是硅）襯底的雜質濃度NB、柵氧化膜厚度Tox1、柵電極材料、布線下的氧化膜厚度Tox2等材料常數。設計時各種常數值應滿足表的條件。表3.7中的μcff除了隨襯底雜質濃度變化外，還隨柵氧化膜的特性變化。用SiO2作氧化膜時Qo為正號，用氧化鋁時則為負號。MOS集成電路設計要點。襯底雜質濃度較高時，容易隔離，但μcff下降⁸），Vth增大到所要求的值以上，所以濃度值應適當，通常取NB=10¹⁵~10¹⁶原子/cm³，Tox1=1,000～2,000，Tox2=1~1.5μ左右的值。SiO2在含五氧化二磷的氣氛中進行高溫磷處理，可使器件穩定。柵氧化膜的耐壓為100V左右，所以要在與外引線相連的柵上接一個并聯的反向偏置P·N結二極管（保護二極管），以防止帶電造成的絕緣破壞。

（3）幾何尺寸的確定

在源接地負載的情形，放大晶體管與負載晶體管的L和W，可以是同一量級的，但在漏接地負載晶體管中，尺寸比決定了增益和輸出電壓。電壓傳輸特性線性部分的增益G為

，輸入電壓增加時，在過激勵區域的輸出電壓（導通電壓）大致為

雜質濃度增加時，電壓增益較上述簡單公式為小，應予修正。放大晶體管與負載晶體管的尺寸比要選擇得能滿足修正襯底效應的要求及所要求的增益和電壓。MOS集成電路設計要點。LA選擇光刻技術精確度所能實現的最小尺寸，WA值是考慮了負載電容等因素后可實現所需的gm（或驅動電流）而加以選取的。WL可選取與LA同一量級。LL由尺寸比和其它三個W、L值決定。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助