詳解MOS集成倒相器電路及輸入-輸出特性分析

MOS集成倒相器電路

現在對所有電路的基礎——倒相器加以說明，作為應用MOS集成電路的例子。為便于說明起見，設晶體管的形式為P溝道增強型，電壓電平用正邏輯。

倒相器電路由跨導gm互不相同的兩個晶體管Q1、Q2串聯組成，因系集成電路，使用同一襯底，如圖3.23所示。

負載管Q1的柵上所加電壓有VGG=VDD的情形，也有|VGG|>|VDD+V_th|的情形。前一種MOS負載管的工作狀態為飽和型，此處除非特別加以說明，都是以VGG=VDD為對象。MOS集成倒相器電路。我們首先從基本特性來考慮。設漏電源電壓為VDD（例如-24V），輸入電壓由零逐漸增加時，輸出電壓Vo可由圖3.24的工作特性曲線求得。在圖3.24中，輸出電壓Vo可由Q1的Vo-ID特性與Q2的Vo-ID特性的交點求得。如Q2的gm取恒定值，增大Q1的gm時，輸出電壓Vo向增高的方向移動，如圖3.24的虛線所示。

此時輸出電壓Voff、Von分別可用下兩式表示。

式中1/a=L1W2/L2W1，

L1、L2分別為Q1、Q2的柵長度，

W1、W2分別為Q1、Q2的柵寬度，

Vth為Q1、Q2的閾值電壓。

輸出電壓：Voff不等于VDD，而是比VDD低一個Vth的電平。這是MOS晶體管用作負載電阻時所不能避免的，因此在MOS集成電路中，漏電壓應為比邏輯擺幅高出Vth的電壓。MOS集成倒相器電路。另一方面，輸出電壓Von為VDD、Vi、Vth和a的函數，與gm的絕對值無關。圖3.25是輸出電壓的典型特性。

下面來考慮倒相器電路的開關時間。在MOS集成電路中，輸入阻抗一般是容性的，倒相器電路的開關時間由負載電容的充放電時間決定。由于可動電荷是多數載流子，MOS晶體管本身的開關時間很快，可以忽略。Q2由導通到截止時，由于有來自Q1的充電電流流過負載電容C，輸出電壓逐漸增加，此時的開關時間toff如下式所示。

式中gm1為Q1的，C為次級柵的靜電電容C1，Q1的源結電容與Q2的漏結電容C2之和?，F假定次級也接入同樣大小的倒相器電路（后述移位寄存器就是這樣的例子），C1與C2都與Q2的gm2成正比，所以與Voffgm2/gm1=L1W2/L2W1=1/a成正比。MOS集成倒相器電路。另一方面，由截止到導通時，負載電容上積累的電荷通過Q2放電，一般Q2的gm比Q1大一個數量級以上，開關時間極快。

于是，MOS集成電路的基礎——倒相器的輸入——輸出特性相器電路——的輸入-輸出特性以及開關特性都只和Q1、Q2的gm比值有關，與gm的絕對值無關。所以只要gm比值保持恒定，在光刻精度允許的范圍內，晶體管的幾何尺寸就可盡量縮小。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助