MOS集成門電路布局-輸出入及開關電路特性分析

門電路可認為是倒相器電路的變形，基本上有圖3.26所示的串聯方式和并聯方式。圖（a）的電路為二輸入端“或非”門（正邏輯）或為“與非”門（負邏輯）。一般，在這種電路方式中輸出電壓取決于兩驅動管Q2、Q3導通電阻之和，為了得到與圖（b）電路的相同特性，必須增加晶體管的面積，提高其跨導gm。這樣做很不經濟。所以實例很少。

圖（b）的電路為二輸入端“與非”門（正邏輯）或為“或非”門（負邏輯）。MOS集成門電路。這種門電路的負載是與之連接的次級MOS晶體管的柵，為了縮短開關時間，則如3.3.1節倒相器電路中所述，須增大Q1的gm。而Von只取決于Q1、Q2的gm，因而Q2的面積也必然要增大。結果，在保證必要輸入端數目的前提下，要增大晶體管的面積，就變得不經濟了。MOS集成門電路。于是一般在門電路輸出端加接一級倒相器電路。其等效電路如圖3.27所示。此電路做成集成電路后的平面布局圖如圖3.28所示。

圖上的黑條表示柵區，Q1的L為15μ，Q2~Q4的L為10μ。Q1為負載MOS晶體管，其W為15μ，而Q2以及Q3為驅動MOS晶體管，W為280μ。Q4要驅動與輸出級連接的大負載電容，gm必須取得很大，所以該管的W要增加到735μ。由圖3.28可知，構成源和漏區的硼擴散區部分、鋁布線部分、柵氧化膜部分布局頗為得當，使整個圖形的面積為最小。

上述門電路的典型輸入-輸出特性如圖3.29所示。

此圖給出負載電阻為，參變量VDD在-28~-18V的范圍內變化。開關時間是用圖3.30（a）所示的電路測量的。MOS集成門電路。如前所述MOS電路的開關時間隨負載電容而變，特性曲線的一個例子如圖3.30（b）所示。

利用MOS晶體管有雙向性的特點，可制成圖3.31所示的用于模擬開關電路的門電路。

輸入信號加到G1、G2、......G6上，假設源S1......S6為信號源，則輸出端D就出現信號。如在柵上施加接近于源電壓的電壓，可使晶體管截止。因為MOS晶體管的截止特性極其良好，S/N比可以取得很高。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助