C-MOS（互補MOS）邏輯電路-輸出入電壓特性

C-MOS（互補MOS）邏輯電路

以上各節敘述了單一溝道（P溝道或N溝道）MOS晶體管邏輯電路。C-MOS邏輯電路。此處對P溝道和N溝道組成的C-MOS結構的邏輯電路加以說明。

C-MOS的基本電路是倒相器電路，如圖3.50所示。

該電路中，將P溝道晶體管的漏與N溝道晶體管的漏接在一起作為輸出端，將兩個晶體管的柵接在一起作為輸入端。并且在P溝道的源上加正電壓，在N溝道的源上加負電壓。若在輸入端加電壓，當Vin=0時，P溝道晶體管的VGS=-VDD，呈導通狀態，N溝道的VGS=0，呈截止狀態。從而輸出電壓大致上等于VDD。Vin=VDD時，P溝道和N溝道的工作狀態與上述情形恰恰相反，P管截止而N管導通，輸出電壓為0。如上所述，用C-MOS時的邏輯擺幅范圍為由0到VDD。翻轉電壓為電源電壓的45~50%。C-MOS邏輯電路。圖3.51給出C-MOS倒相器的特性。

由于輸入阻抗極高，邏輯擺幅很大，并且翻轉電壓高達V-DD的45~50%，所以可得到高噪聲容限的電路。

另外，C-MOS電路無論處于“1”還是“0”哪一種邏輯電平，總有一個起晶體管截止，所以無信號時，沒有從電源流出。無信號時功耗僅取決于漏泄電流，其值為單溝道時的千分之一左右。工作時，來自電源的電流取決于負載電容C的充放電。因此，功耗可由下式表示。

式中，C為負載電容，V=VDD，f為工作頻率。

在由“0”電平向“1”電平轉換的期間，有一個兩晶體管器均導通的轉變點。此時，有瞬態脈沖電流自電源流入，產生功耗，但其值極小。圖3.51輸入-輸出電壓特性

在C-MOS集成電路中，與倒相器電路同樣被廣泛應用的基本電路有信號傳輸門電路。

圖3.52為其電路圖。單門的MOS晶體管，在源-漏之間也具有雙向性，其導通時的輸出電壓為輸入電壓減掉Vth（此處VG=VDD）。然而對于CMOS結構的傳輸門電路，通過對并聯晶體管的兩個柵分別加，則處于導通狀態時，任一晶體管都完全導通，所以可得與輸入電壓完全相等的輸出電壓。

上述的倒相器電路和傳輸門電路組成的電路，有兩輸入端“或非”門和延遲型觸發器電路?，F在對這種電路加以說明。

在圖3.53，當兩個輸入端都為“0”電平時，串聯的兩個P溝道晶體管都導通，兩個N溝道晶體管都截止，在輸出端可得到電VDD。若其中任一個輸入端變為“1”電平，則P溝道管截止，而N溝道管導通，所以輸出電平翻轉。也就是說，具有“或非”門特性。欲構成三輸入端或四輸入端N溝道“或非”門電路時，可按圖3.53，將P溝道管串聯，N溝道管并聯，增加串并聯管的數目即可。

延遲型觸發器（D型觸發器）的框圖和電路圖如圖3.54所示。由圖（a）可知，整個電路由傳輸門電路7G1、TG2和倒相器電路組成。整個電路還可分割為主電路和從電路。

輸入信號為低電平時，假設TG1導通，同時G2截止，則信號靠主觸發器電路取樣。接著，當TG2導通時，則信號由主電路傳輸到從電路，但同時又因TG1導通，所以信號仍靜態保持在主電路內。C-MOS邏輯電路。從而在輸出端可得到延遲1位的信號。