MOS定時脈沖發生電路的構成方法及特性方程解析

臺式電子計算機主要是串行同步式計算機，其中不可缺少的定時脈沖發生電路是規定信息流動的時間位置，對計算機進行時間分配的電路，它用來控制運算、存貯、顯示等的驅動。換句話說，是構成計算機的中樞電路。此種電路以振蕩器發生的方波脈沖作為信號源，確定時間位置的時鐘脈沖，表示二進制數的位的t1、t2、t4、t8，表示十進制數n位的、、……等是其產生的輸出信號。MOS定時脈沖電路。圖3.81給出計算機時間分配定時脈沖的一種波形圖。此電路用MOS場效應晶體管集成電路化時，可以有下述結構。

應該將哪一個電路進行集成化，這取決于設計的難易，芯片尺寸的大小，所用單元電路的特性等，這里不詳細敘述，只講一下定時脈沖電路的構成方法。

（1）采用觸發器電路的定時脈沖發生電路

現有的觸發器之中以J-K觸發器最為常見，具有便于使用的特點。J-K觸發器的真值表如表3.12所示。用此種J-K觸發器可實現特性相當良好的電路結構?，F在考慮十位計算機中用J-K觸發器構成的表示十進制數的定時脈沖發生電路。所要求的輸出狀態S有10個，要得到這么多的輸出，所需的J-K觸發器數目n為^20）

由上式得知n≥4。也就是說，用四個觸發器可得到表示十位的脈沖。MOS定時脈沖電路。今設表示十個狀態的四個觸發器輸出狀態為A、B、C、D，這些時間流圖的匯總即為表3.13的真值表。t+1時刻的某觸發器的狀態決定于t時刻的觸發器狀態。從而可求得A-J-K觸發器的輸入特性方程^20）21）。J-K觸發器的輸入特性方程為

A-J K觸發器有

同理，求C、D的J-K觸發器輸入特性方程，得

如上所述，由四個觸發器的輸入特性方程可推導出式（3.12）~（3.15），如將此結果直接構成電路，即得圖3.84的電路。

將此四個觸發器電路的輸出接到譯碼器，可得波形D1~D10（圖3.81），用以表示所希望的十位計算機的十進制數。采用這種J-K觸發器構成的定時脈沖發生電路，如圖3.85所示，當然不僅限于此種電路。

以上只談了十位計算機，這種電路也適用于11~16位的計算機。

總之，采用這種結構時，輸出反饋信號線較多，且元件面積也大，增加了集成電路設計的復雜性，這是一個不可避免的缺點。

（2）使用移位寄存器的定時脈沖發生電路一一1^22）23）

移位寄存器通常具有將“1”電平狀態或“0”電平狀態循環存儲于電路的能力。如用此種能力來代替觸發器的存儲能力，則能得到與前節所述的由觸發器構成的定時脈沖發生電路有完全相同功能的電路。MOS定時脈沖電路。其結構是將移位寄存器用作存儲電路，所以必須有循環的輸出反饋電路。此種電路具有相當于一級存儲的能力，為表示十位計算機的十進制數，移位寄存器數目應有10-1個。也就是說，對n位計算機而言，移位寄存器的數目S與輸出反饋電路輸入端數目I，有下述關系

如準備好滿足上式的元件，即可構成所希望的定時脈沖發生電路。

為了說明簡單起見，現考慮表示五位計算機十進制數的定時脈沖發生電路。為表示五位數的五種狀態，由式（3.16），得S=I=4，應準備移位寄存器四個，4輸入端門一個。今設表示五種狀態的四個移位寄存器及一個門的輸出狀態分別為A、B、C、D和E，將其時間流圖也一并記入，可得表3.14的真值表。t+1時刻的某移位寄存器的狀態由t時刻的移位寄存器狀態決定。從而可求得A移位寄存器的輸入特性方程^{20），21）}。A移位寄存器輸入特性方程與D型觸發器的功能相同，所以有

考慮到A移位寄存器有

求解DA，圖3.86的維奇圖可寫成移位寄存器的輸入特性方程式。由此得到

同理，解B、C、D、E，得

此處，E為門的輸出，輸入特性方程可由表3.14按“與非”門的方式求得

此式與A移位寄存器的輸入特性方程完全相同。即門E的輸出端與A移位寄存器的輸入端連接，意味著輸出信號的反饋。

上面推導出四個移位寄存器和一個門的輸入特性方程，將其結果直接化為電路即得圖3.87的電路。采取這種電路構成時，只有在各移位寄存器的輸出狀態均為“1”電平（因用的是正邏輯，故為0V電平）時，門E的輸出才為“0”電平（-EV）。此“0”電平在不同的時刻依次移動到各移位寄存器，當各移位寄存器不來這種“0”電平時，門的全部輸入端為“1”電平，則門E的輸出為“0”電平，重復這樣的狀態可得到所希望的定時脈沖波形（圖3.81）。

至此，為說明邏輯結構，我們介紹了表示五位計算機十進制數的定時年脈沖發生電路?？蓪⒋朔N電路結構加以擴展得到表示16位計算機16進制數的定時脈沖發生電路，如圖3.88所示。圖3.89是用MOS場效應晶體管作成的這種電路實例。

如上所述，用移位寄存器構成定時脈沖發生電路要比用觸發器構成同樣的電路容易得多，元件數也少，有可能實現充分滿足所要求功能的電路。MOS定時脈沖電路。然而這種構成也與上節一樣，輸出信號反饋線數目多，對n位計算機來說，需要n-1條輸出信號反饋線及n-1個輸入門。所以對集成電路設計來說，這種電路結構并不一定是盡是優越的電路。

（3）使用移位寄存器的定時脈沖發生電路一2

與上節完全一樣，可用移位寄存器構成另一種定時脈沖發生電路。移位寄存器的循環或存儲“1”電平及“0”電平的能力可用觸發器電路來代替，這一點與上一節一樣，n位計算機的定時脈沖發生電路需用n-1個移位寄存器這一點也一樣。但此時所用的移位寄存器和上一節的不一樣，是由有強制復位功能的n-1個移位寄存器Y級聯而成。該電路末級Vn-1的輸出信號反饋到各級移位寄存器的復位輸入端以及初級移位寄存器的輸入端；只有在末級移位寄存器Yn-1置位時，各移位寄存器才復位。這是本電路的特點。在某時刻t，若末級移位寄存器Vn-1置位，則各移位寄存器復位；至t+1時刻，只有Y1置位，其它移位寄存器Y2~Vn-1持續t時刻的復位狀態。至t+2時刻，Y1的置位狀態傳輸到Y2，Y1、Y2均置位。其它移位寄存器Y3~Yn-1依次持續前一時刻t+1的復位狀態。同理，只有Y1、Y2、Y3置位時，其它移位寄存器全部復位；至t+（n-1）時刻，置位狀態移至Yn-1，在Yn-1置位的同時，Y1~Yn-2全部被復位，回到初始狀態。表3.15是表示這種狀態的表。此種電路結構，是把置位狀態經一定時間逐次地向后一級傳遞的，所以如其輸出按各自的延時序列被譯碼，即可得所希望的表示n位計算機十進制數的波形。圖3.90、圖3.91分別為上例的邏輯電路和具體電路。

本例的輸出信號反饋線只有1條，所占布線面積極小，如認為譯碼器也是各移位寄存器結構的一部分，可構成相當簡單的電路。但由于有譯碼器，元件數稍多一點，這是它的缺點。

如上所述，定時脈沖發生電路是多種多樣的，應從電路特性和電路設計方面研究何種形式最能滿足要求，要采用最方便的形式進行高密度集成電路化。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助