四端MOS結構有效遷移率定義及其特性

在4.3節中曾提到，反型層內的電子遷移率（稱為表面遷移率）小于1.3.2節中所考慮的體內遷移率。^[19,74]因為垂直于電流流動方向的電場分量（稱為垂直分量或橫向分量）企圖加速電子向著圖4.2所示的半導體-氧化層界面運動，而在界面上電子除了與晶格和電離雜質原子碰撞以外，還會遭受另外的碰撞，用上述理由來解釋這一現象似乎是合理的。對遷移率的這種附加影響稱為表面散射?；仡櫼幌略?.3節和4.4節中，表面遷移率μ出現在漏端電流表達式的積分符號之內。例如，這里重新寫出強反型電流公式（4.4.13）：

其中VCB如式（4.4.10）中所定義。

由于垂直電場一般說來沿溝道是變化的，因而μ也將是變化的。如果這種變化不能忽路，則就應像在4.4節中所做的那樣，不要把以移到積分號之外。于是，我們可以設法把μ確定為VCB的函數（見下面），再把它計入積分。這樣做會使表達式十分復雜。另一種方法是定義這樣一個有農遷移率μ_eff，要求它用下列表達式時能正確地預測IDN^①，

由于溝道中每一點的場強，因而也是式（4.8.1）中的μ取決于端電壓，故若希望式（4.8.2）所給出的結果與式（4.8.1）相同，則必須使μ_eff，成為端電壓的函數。這一函數有時可用經驗的方法來確定，但也可采用下面將要說明的較為解析的方法。注意，4.4節中假設以為常數，從而把它移到積分號之外。把由此所得的表達式與式（4.8.2）相比較，可見當采用有效遷移率方法時，如果把μ用μ_eff代替，則IDN的表達式與4.4節中的IDN表達式相同，即

無論要計算式（4.8.1）中的積分，還是要確定一個合適的μ_eff表達式，都首先要表示出表面遷移率以的特性。對此已有許多嘗試，如用表面粗糙度，界面陷阱，量子力學效應等等。對于這些嘗試的評論可在別處找到^[59,75]。據經驗觀察知道，除了電場很弱的情況之外，表面遷移率實際上與摻雜濃度（只要NA<10⁵μm^-3）無關，并且與表面制造工藝的細節也無關。

但要對這一觀察結果進行嚴格的解釋是困難的。在某一給定的溫度條件下，發現^[76]表面遷移率僅僅是反型層內垂直場強平均值的函數，的定義為^[26,76]

式中為表面上垂直場強之值，為“恰好”在反型層下面的垂直場強之值，這些值不久就要討論。這些發現暗示了反型層內高電子濃度“屏蔽”了那里的電離受主原子，也說明了表面散射超過體內散射。經驗數據看來似乎與下面的關系相符：

式中μ₀和a_θ，隨溫度而定，可視為擬合參數^①，實際條件下，室溫時的μ₀約是體內遷移率的一半（在摻雜濃度較低時計算所得），而a_θ約為0.025μm/V。

根據基本靜電學（附錄B）不難把表面處的場強與表面下單位面積的總電荷聯系起來^②

式中Qˊ_I和QˊB分別為單位面積反型層電荷和耗盡區電荷，∈s為半導體的電容率。與此類似，反型層下面的場強可以這樣來確定：假設反型層很薄，因此反型層下面單位面積的總電荷實際上就是全部QˊB，從而可確定：

把上面兩式代入式（4.8.4），可得

因此式（4.8.5）就成為

強反型區內，Qˊ_I和QˊB的表達式由式（4.4.16）和（4.4.15）給定，把這兩個表達式代入式（4.8.9），并把所得結果再代入式（4.8.1）。于是積分運算便可進行，但是最終的表達式十分復雜，因而并不實用，因此采用另一種技術，把式（4.8.9）代入式（4.4.12）可得：

根據上式可得

若從上式解出IDN，則便得到具有式（4.8.2）形式的IDN表達式，且有

遺憾的是，該式的計算并不容易，這是由于Qˊ_I和Qˊ_B通過VCB（x）與x相關，而且一般情況下，VCB（x）與x的關系式又較復雜，例如式（4.4.38）。因此這里作這樣一個簡化：為了估算式（4.8.12），假設VCB與x的關系近似為線性。（從圖4.14可見，對于較小的VCB值這一假設基本上滿足。）于是可寫dVCB/dx≈（VDB-VSB）/L。利用此式改變式（4.8.12）中的積分變量，可得

上式中代入Qˊ_I和Qˊ_B，積分便可算出，而Qˊ_I和Qˊ_B則可從精確強反型模型（]的式（4.4.16a）和（4.4.15），或近似強反型模型的式（4.4.23）和（4.4.22）求得。經過一些代數運算以后，可得

其中

而fμ要用下面的表達式給定。

對于精確強反型模型

對于近似強反型模型：

式中的VT由式（4.4.26）給定。

由上式可見，柵電壓的影響是主要的。由于這一原因，有時說μeff“取決于棚場”。但是，更正確的說法應是μeff取決于垂直電場，而我們知道垂直電場又取決于所有的端電壓。這里應該注意在μeff表達式的分母中，常常包括另一正比于VDS的項，以模擬“速度飽和”效應。在上述一些公式中，沒有把這一效應與VDS項聯系起來，在5.3節中將對此進行詳細的討論。

用從式（4.8.14）和（4.8.16）得到的μeff去代替精確強反型表達式（4.4.8）或（4.4.17）中的μ已被證明能使精確模型與實驗之間有極好的一致性。也可以把式（4.8.14）和（4.8.17）與式（4.4.25）結合在一起使用。當然無論在那一種情況下，都必須采用式（4.4.20）所指出的方法把特性擴展到飽和區。式（4.4.20）中的VˊDS是VDS在dIDN/dVDS=0時的值。注意，因為μeff表達式中出現了VDs，所以為了求得VˊDS值，需要求出新的導函數，4.4節中的VˊDS表達式在這里將不再適用，因為那些表達式是在假設遷移率為常數的條件下求得的。這就導致了一個附加的復雜問題，這個問題常常通過忽略μeff與VD的相關性來加以避免。例如，可考慮用式（4.8.17b）。在此式中通常棄去最后一項。此外，與VSB有關的項有時用與VSB成線性關系的項來代替。這樣，對于式（4.8.14）可提出如下形式：

到現在為止，已經作了若干近似處理，可以預期，用于上式的μ₀、θ和θB之值可能必須通過與測量值相比較而用經驗方法加以選擇，以使誤差最小，n溝器件在室溫下μ₀的典型值為60μm²/（V·ns）。參數θ具有βθ/dOX的形式，其中dox為氧化層厚度，βθ的典型值為0.001到0.004μmV^-1。θB的值通常較?。ɡ绨俜种畮譜^-1），因而式（4.8.18）中的與VSB相關的項常常被一起忽略。不過這樣做會引起一些問題，就是說，增加VSB將意味著μeff會增加，由于VT將因體效應而有所增加。然而，實際上μeff應該隨VsB的增加而減小。這一結論最易從式（4.8.16b）或（4.8.17a）看出，同時也是直覺知識所預期的。令所有電壓都以源為參考，于是增加VsB意即使襯底電壓更負。這將促使垂直場強增加，從而把電子更“推”向表面，這與增加柵電壓所產生的效果是相同的，故μeff應該減小。這一結論通過實驗得到了證明，并且發現在p溝器件中更加明顯（4.11節）。因此，略去式（4.8.18）中的VsB相關項會產生嚴重后果，尤其在模擬電路的小信號建模中（第8和第9章）。如果除了略去式（4.8.18）中的VsB相關項以外，還把VT用VTO式（4.4.27）給出的]代替，則μeff就似乎與VsB無關了。

遷移率與VGS相關的這一效應示于圖4.20。ID與VGS的關系曲線是在固定VSB值以及VDS值很小的條件下繪出的。于是從式（4.4.30）可見，將有ID≈（W/L）μCˊOXVDS（VGS-VT）。若以為常數，則在強反型區將得到一條直線，如虛線所示（底部彎曲部分由中反型引起）。若μ用μeff代替，而μeff如上面所提出的那樣隨VGS而變，則ID與VGS的關系便成為如實線所示。在有些器件中，這一效應很強，以致在該特性曲線中實標上從未見到直線部分。注意，VDS很小并非是在非飽和區內獲得直線的必要條件。然而這類關系曲線通常是在VGS很小的條件下獲得的，這是由于在那種條件下，非飽和出現在VGS值較小時，于是可望在遷移率降低現象變得嚴重以前，能看到曲線的初始直線部分。同時也由于在VDS值很小時，直線的延長線在橫軸上的截距近似為VT。這是一種用實驗來確定閾值電壓的簡便方法（4.13節）。

參數μeff常常簡單地稱為遷移率，而不是較完整地稱為有效遷移率，并且為簡單起見，記作。為方便起見，在本書的其余部分，我們將采納這種表示法。這樣做不應引起混淆，因為每當在表示漏端電流與端電壓的函數關系中遇到μ，都應理解為有效遷移率。

已經指出，本節中所得之結論適用于垂直電場不很小，并且式（4.8.5）成立的強反型區。當場強很小時（例如對應于弱反型），式（4.8.5）不再適用。前面已經提出，在電場很弱時，反型層內的電子密度不再大到足以“屏蔽”電離受主原子，并且由于在氧化層-半導體界面上存在局部電荷而使得電子密度有顯著的漲落。器件工作在弱反型時，據報導其遷移率有所降低，盡管并非文獻報導的所有結論都顯示這一特性。與強反型區相反，在推導弱反型區內有效遷移率的表達方面未曾做過很多工作。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助