MOS晶體管溝道長度調制效應時特性曲線詳解

正如4.4節中所提到的，在飽和區內，ID-VDS特性并不完全平行于橫軸，而是具有正的斜率。并且發現當其他條件均相同時，溝道越短，這一斜率越大，并可能較易覺察，如圖5.1所示。在歷史上，這一現象是被研究的第一“短溝道效應”。原先并不是這樣分類的，對它這樣命名的原因部分是因為在認識到其他各種短溝道效應之前，對它的研究已很充分；另一部分原因是它在電路分析工作中起著重要作用，甚至當器件的溝道較長時（例如10μm或更長）也是如此。

飽和時漏附近區城內的二維分析提供了一幅極為復雜的電場圖。場強線從漏n⁺區出發，終止于溝道上的一些點。有些線是近乎水平的，但另有一些線從n⁺區的底部出發，且方向朝下，然后漸漸地彎曲向上，最后終止在反型層。另外，場強線還從柵到溝道，再從溝道到體內，并在靠近漏區時以復雜的形狀彎曲。電子濃度朝著漏區的方向遞減，并且這些電子被從表面推開而進入體內。因此，我們可以認為溝道在漏區附近是向下彎曲的，并且在那里電流是在“次表面”的路徑中流動的。根據這樣一幅場圖，我們可以猜測，漏結的深度會影響電流值，事實上，確實如此。

對于上述的復雜場圖，至今不能提供簡單的解析模型。然而已經研究出許多半經驗的公式。有時為了獲得有關飽和區特性的近似而又易處理的結果，采用了大大簡化后的圖，這就是現在將要描述的。圖5.2a表示一個品體管的半導體部分，其中VDS=VˊDS，VˊDS是假設溝道漏端出現4.4節中所說的“夾斷”現象時的VDS值。在那一節中已解釋過，在此假設下，漏端處的lQˊIl值較小但不為零，它比在漏端處單位面積耗盡區電荷的值要小得多。若VDS在VˊDS之上再增加，則漏端區的lQˊIl將減小到低于上述值。這時反型層的夾斷點將往左移如圖5.2b所示，并且可把夾斷點和漏n+區之間的區域近似為一個耗盡區。在這樣一幅近似圖中，耗盡區假設只是近似的，這并不意味著電流等于零。讀者可能熟悉pn結和雙極型品體管，在那里大電流可以通過耗盡區。但是，由于在這里所說的耗盡區內lQˊIl較小，故為了使ID能有一顯著的值，必須假設電子在其中以高速運動。

在圖5.2b中，溝道不能承受大于VˊDS的電壓，這是由于溝道兩端的電壓達到此值時，溝道就被夾斷了。于是，過剩的電壓VDS-VˊDS必須降落在漏區和溝道的夾斷點之間。這樣一個非零電壓只可能存在于長度?L不為零的區域上，如圖所示。若VDS進一步升高，必定有更多的過剩電壓降落在耗盡區兩端。為了承受這個電壓，耗盡區必然變寬，而反型層在長度上將有一些收縮。這就稱為溝道長度調制。如果耗盡區內的電子濃度很小，則我們可以假設該區內的所有電荷實際上都由體密度為NA的電離受主形成。在耗盡區左端沿x方向的溝道場強值記作E1，然后假設耗盡區內靠近表面處的場強線近似是水平的，利用泊松方程（1.2.13）可以證明，耗盡區的長度?L與降落在它兩端的電勢差VDS-VˊDS有如下關系

其中

按照這一簡單模型，電流導通的機制如下：電子進入源端并沿溝道運動；在溝道的夾斷點，它們發現自己所處的實際上是一個耗盡區。如從圖5.2b所見，該區內的場強方向是要把電子掃過耗盡區到達漏。注意，上述一維模型完全忽略了極為重要的柵對漏區附近電場的影響。

另一種公式表示法認為，夾斷出現在當漏附近的場強高到足以引起速度飽和①的時候（假設一個有關電子速度的簡化模型，在此模型中。速度飽和是當場強為某一有限值時突然達到的）。當VDS高于速度飽和時的相應值時，假定電子在耗盡區內以最高速度運動。這種表示法得出的公式還是式（5.2.1）和（5.2.2），其中E1是這樣一個場強值，高于此值，電子速度假設就飽和了。在有些方法中，認為夾斷對應于這樣一點，此時反型層如二維模擬所預計的那樣“潛入”界面之下。這一點可以更精確地定義為表面場強的垂直分量變為零的點。對于圖5.2b中器件的方位，柵場把緊靠界面的反型層“拉”向夾斷點之左，同時把界面之下的反型層“推”向夾斷點之右。這種表示法得出的公式還是式（5.2.1）和（5.2.2），但是E1必須根據數值解求出。實際上，不管對夾斷采用何種定義，通常最終總是按經驗調整式（5.2.2）中的E1值，以獲得與實驗結果的最佳吻合。為簡單起見，有時在1和20V/μm之間取一個值用作B1。

現在讓我們來考慮這些現象對漏端電流的影響。在VDS=VˊDS時，電流IˊD通常從非飽和公式算出，這些公式假定一直適用到VDS=VˊDS這一點。根據這樣一些計算[例如參看式（4.4.19）和（4.4.17）]可知

式中的比例系數（常數）取決于VGS和VSB。

現在考慮大于VˊDS的某個VDS值，并令對應的電流為ID?？紤]圖5.2b中未夾斷的那部分溝道，可以計算出這個電流。那部分溝道的情況與圖5.2a相同，只是L現要用L-?L來代替，因此與式（5.2.3）類似，有

從上述兩公式可得：

式（5.2.1）所預計的?L/L值為

上面的推導指出，式中的B1=（2∈3/q）^1/2。然而實際上，B1和ФD可以是按最后所得的ID表達式與實驗數據之間能最佳吻合而選擇的經驗參數。甚至有一種更簡單的公式表示法得出ФD=0，但是這樣一種公式表示法是以夾斷點的場強E1=0這一不正確的假設為基礎的。還有一個問題是，隨著VDS減小并趨向于VˊDS時，這種表示法預計斜率dID/dVDS趨向于無限大。

式（5.2.5）和（5.2.6）所預計的飽和電流，其誤差在許多應用場合下都是可以接受的。但是可能有這樣一種情況，即ID的誤差較小，而與此同時斜率dID/dVDS的誤差卻較大，特別是在dID/dVDS本來就較小的情況下。這一點將在8.2.2書中詳細討論。當正確預測dID/dVDS成為至關重要時（例如在模擬電路設計中），上述模型可能是不合適的。這時可能不得不采用更精確的（及復雜得多的）分析方法，這些分析方法計及柵對夾斷區內電場的影響，也計及夾斷區內的非零值電荷和反型層的形狀。這樣一種分析方法預期可導出下列?L表達式的一般形式：

式中r為漏結深度。為導出上述形式的結果，需要進行二維或準二維分析，并且也要采用某種簡化（回想一下，?L所隱含的整個思想就是簡化）。若干這樣的分析方法已介紹在文獻中，盡管并非所有方法都考慮了上面提及的每一效應。

有些參數，例如VT，VˊDS，載流子的最大速度，甚至反型層的厚度等，有時也作為參數出現在?L的表達式中，盡管原則上這些參數都是式（5.2.7）右邊各量的函數。在附錄J中給出了兩個有關這種分析結果的例子。

對于數字電路設計來說，飽和區的dID/dVDS本身常常并不重要，故由于計算速度的原因，上一段中所提到的復雜結果應避免采用。事實上，有時采用比式（5.2.5）和（5.2.6）更為簡單的模型，這些模型指出ID與VDS的相關性是一次的。為了把這類簡單模型與上述模型聯系起來，讓我們把式（5.2.6）代入（5.2.5），并把所得之式在VDS=VˊDS附近展開為泰勒級數，且只取前兩項。結果為

及

其中B2是比例常數，其值的范圍是0.1至0.2Vμm^1/2。式（5.2.8）繪于圖5.3a。橫軸的截距為-VA+VˊDS，因此它通過VˊDS與VGS相關。使用中的另外一個經驗模型是：

此式的圖形裁橫軸于-VA點，如圖5.3b所示，它與VˊDS無關。因此假設對應于各個不同的VGS值的飽和曲線都是直線，這些直線如果延長，則彼此相交在橫軸上的同一點。在采用某些制造工藝的實際器件中，可能會近似地觀察到這種特性。對于這一模型中的VA,已提出了一種簡便的計算方法

此式具有式（5.2.9）的函數形式。

注意，上述飽和曲線預示在VˊDS處的斜率不為零，而非飽和公式卻預測在上述點的斜率為零。這種斜率的不連續性并非本來的屬性，而且也是用于電路的計算機模擬的數值算法所不希望有的。為了避免這一問題，可把飽和曲線畫成與非飽和曲線相切，如圖5.3C所示。所以，飽和與非飽和之間的分界點就被定義在VDS點略左一些的地方，在圖5.3c中用表示。

例5.1讓我們根據非飽和公式（4.4.30a）和飽和公式（5.2.10）來推導一種模型，不過由于上面所考慮的原因，式中的VDS用代替。于是，有

及

式中，是式（5.2.12）在它適用范圍的上剛點處的電流值，即

現在，令從式（5.2.12）和（5.2.13）分別得到的dID/dVDS相等，就可求得使斜奉連續所要求的值。結果為

從圖5.3c的圖形結構可預期，隨著VA趨向無限大，應趨近于VˊDS。用式（5.2.15）不難檢查出，情況確是這樣（題5.3）：隨著VA趨向無限大，ˊ趨近于（VGS-VT）/（1+δ），該值實際上就是不考慮溝道長度調制的模型中的VˊDS值參看式。

我們再次強調，式（5.2.8）和（5.2.10）僅僅對近似預測飽和區的漏端電流ID來說是兩個好的公式。但對于那些要求準確預計斜率dID/dVDS的應用場合（例如，對于模擬電路），這些公式完全是不適用的。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助