<track id="dnhnn"><ruby id="dnhnn"></ruby></track>

    <track id="dnhnn"></track>
      <th id="dnhnn"></th>

          <track id="dnhnn"></track>

            <em id="dnhnn"></em>
            <ol id="dnhnn"><del id="dnhnn"></del></ol>
              <em id="dnhnn"></em>
              MOS晶體管速度飽和效應器件特性及其反型層內分析

              信息來源: 時間:2022-6-28

              MOS晶體管速度飽和效應器件特性及其分型層內分析

              迄今為止,我們所考慮的所有非飽和區模型,都是基于式(4.3.2)之前所說明的有關反型層內電場的一種假設。為了回顧那一假設,令2022062815579026.png為場強的縱向分量(即平行于電流流動的方向,也稱為切向或側面分量)之值。我們已假定,在反型層的所有點上|2022062815579026.png|都足夠小,以致載流子的速度值|image.png|正比于|2022062815579026.png|。在短溝道器件中,可能違反這一假設,因而已導出的ID-VDS關系將不再成立。本節中我們將說明,在這種情況下如何建立合適的模型。

              圖5.4表示了|image.png|隨|2022062815579026.png|的變化特性。和體內導電情況一樣(1.3節),反型層內載流子的速度在|2022062815579026.png|值很高時①會趨于飽和。由于limage.pngl和|2022062815579026.png|之間不成比例而產生的對器件特性的影響常常稱為速度飽和效應,盡管此時涉及的|2022062815579026.png|值可能小于圖5.4中出現明顯飽和傾向時對應的值。

              MOS晶體管速度飽和

              在直線|image.png|=|2022062815579026.png|和假想的水平漸近線的交點上(如圖5.4中所示),定義一個|2022062815579026.png|的“臨界”值(記作image.png)是比較方便的。這樣,我們有

              MOS晶體管速度飽和

              以及

              MOS晶體管速度飽和

              用于上式的參數值是變化的。當然,|image.png|max和image.png的值與以的值應滿足式(5.3.2),在室溫和垂直場強值(“垂直”是指與電流流動方向垂直)不大的情況下,以的典型值對電子來說約為65μm/(V·ns),對于空穴來說約為23μm/(V·ns)。在有些處理方法中,電子和空穴的|image.png|max采用同一值(50到200/μm/ns),該值所對應的image.png值,對電子約為0.7~3V/μm,對空穴約為2~10V/μm。在另外一些處理方法中,電子的|image.png|max值在上述范圍內取,但是對空穴取得略小一些(通常接近相等,有時為1/3),在這種情況下,空穴的image.png值相應地減小了。在取值方面之所以存在這些差異,是因為這些參數難以測量;另外,也因為已經提出了幾種不同的理論來解釋這些參數。還有,在MOS晶體管的研究工作中,這些理論通常都是被簡化地應用的。因此,可用一些經驗方法進行數值調整,以改善最后所得器件模型的總體精度。

              各種經驗公式已被用來模擬|image.png|和|2022062815579026.pngl的依賴關系。這樣,在某些處理方法中,圖5.4中的曲線用分段直線代替,如已提出用二條漸近線組成的折線來代替。另外一個使用著的關系式是:

              MOS晶體管速度飽和

              此式有助于更好地模擬場強在很小和很大之間這一范圍內的情況,而且還與式(5.3.1)一致。雖然比式(5.3.3)更為復雜的表達式可以提供更高的精度,但此式還是得到了廣泛應用,因為后面將可看到,由它可以得出晶體管的一個簡單模型。

              現在來考慮在ID-VDS強反型特性的非飽和區的工作情況。和在4.4節中一樣,假設全部電流都由漂移引起。令VCB(x)是x點相對于體內的“有效反偏電壓”。在一段反型層(比如說長為?x)兩端的電壓降等于該段反型層兩端的VCB值之差?VCB。若使上面的有限差值變為微分,則x點的場強值為

              MOS晶體管速度飽和

              這樣,根據式(5.3.3),x點的電子速度值就成為

              MOS晶體管速度飽和

              或者利用式(5.3.2),得:

              MOS晶體管速度飽和

              我們不能再利用式(4.4.12)來計算非飽和區的漏端電流IDN。因為那公式是建立在式(1.3.15)基礎上的,而式(1.3.15)又是在|image.png|正比于|2022062815579026.png|的假設下導出來的。由于現在不再是這種情況了,故我們將利用更一般的表達式(1.3.7)。對于MOS晶體管來說,式中的Q’是單位面積的反型層電荷QˊI,它的值取決于VcB(x),并用QˊI[VcB(x)]表示,b是溝道寬度W。因此

              MOS晶體管速度飽和

              把式(5.3.5b)代入式(5.3.6),可得

              MOS晶體管速度飽和

              從x=0(這里VCB=VSB)到x=L(這里VCB=VDB)取積分,并和在4.4節一樣,假定μ與橫向場強無關,可得

              MOS晶體管速度飽和

              把VDB-VSB=VDS代入上式,則有

              MOS晶體管速度飽和

              現在把上式與式(4.4.13)進行比較,并假定μ以為常數,可以看出,除了積分號外面的相乘因子image.png以外,兩者是等同的。因此,對迄今所導出的從式(4.4.13)開始的非飽和區漏端電流的各表達式乘以上述因子,都可使它們適用于存在速度飽和效應時的情況。這樣

              MOS晶體管速度飽和

              上式的右邊可用精確模型(4.4.17),近似模型(4.4.25)或手頭現有的任何其他模型,視你所希望達到的精度而定。

              例5.2用近似模型(4.4.30a)代入式(5.3.10),我們得到存在速度飽和效應時的電流公式

              MOS晶體管速度飽和

              垂直電場效應(4.8節)也可合并到上述公式中去。若假定遷移率與飽和速度無關,則可把式(5.3.1)和(5.3.2)中的μ用式(4.8.9)來代替,并用4.8節中所提出的近似方法重新推導IDN,于是又可再一次得到式(5.3.11),只是其中的μ用由式(4.8.14)或(4.8.18)給出的有效遷率μeff代替。其他一些方法地可給出類似的結果。

              從上面導出的ID表達式不難看出,斜率dID/dIDS達到零時的VDS值小于不存在速度弱飽和效應時所求得的值。這就建議我們作如下簡化假設(這一假設的適用性不久就將考慮):第ID-VDS曲線的“飽和”現象將假設純粹是由速度飽和效應引起的。這樣,出現飽和時的VDS值VˊDS可和以前一樣用求解dID/dVDS=0的方法求得。

              例5.3對例5.2中的模型,建立方程dID/dVDS=0,則有

              MOS晶體管速度飽和

              上式的VˊDS值小于不存在速度飽和效應時所預期的值(VGS-VT)/(1+δ)。該式只在image.png趨向無限大時(即不存在速度飽和效應時的極限情況),才趨近于(VGS-VT)/(1+δ)。

              在飽和區(VDS>VˊDS),計及溝道長度調制效應是必要的。繼上面的簡化假設之后,我們又假定溝道中鄰近漏的區域內(VDS>VˊDS降落在這里)電子密度較低。于是這區域的寬度?L和5.2節一樣,可用式(5.2.1)求得,并再次允許ФD為一經驗參數。因此和上面一樣,飽和區的漏端電流可從式(5.2.5)和(5.2.6)求得,且公式中的IˊD為VDS=VˊDS時的ID值,而VˊDS可按前面已說過的方法求出。VˊDS的值可用略小一些的image.png值代替,以使斜率dID/dVDS連續,這一點已結合圖5.3c討論過了。

              在參考文獻[36]中,飽和區首先在不作上述簡化假設下加以研究,然后以二維計算機模雙為指導尋求簡化,最后的結果由一些公式組成,這些公式與我們上面得到的表達式具有相同的形式,而且還與實驗結果有滿意的一致性。

              MOS晶體管速度飽和

              速度飽和效應對ID-VDS特性有嚴重的影響。圖5.5中對一些不存在速度飽和效應(圖5.5a)和存在速度飽和效應(圖5.5b)時的計算結果進行了比較??梢?,對于同樣的VGS,當計及速度飽和時,電流達到飽和時的VDS比較小。最重要的是,當計及速度飽和時,飽和曲線的間距不符合式(4.4.30b)的“平方律”。事實上,如果速度飽和效應嚴重,間距變得近似正比于VGS的增量,如圖5.5b所示。這時我們使有一個飽和電流幾乎與VGS-VT成線性關系的器件!這一結果可從例5.2和例5.3中的公式看出。速度飽和效應隨I.的減小而變得更加強烈。VˊDS隨L的減小而減小,雖然不像L本身那樣減小得快。忽略溝道長度調制,飽和電流將由式(5.3.11)給出,其中VDS=VˊDS。假定L很?。╒ˊDS較?。?,則式(5.3.11)分子中的平方項和分母的第一項1可以忽略,這樣

              MOS晶體管速度飽和

              ID與VGS-VT的線性關系是很明顯的。這一關系也可表示為另一種形式,由于VDS=VˊDS較小,故可假設溝道電荷近似為均勻分布,即與x無關,因此在任意一點x處,有-QˊI≈CˊOX(VGS-VT)。利用這一事實,并把式(5.3.2)代入式(5.3.13b),便有

              MOS晶體管速度飽和

              如果假設載流子以最大速度運動,則上式可從式(5.3.6)直接得到。

              上面兩關系式也揭示了在速度嚴重飽和這種極限情況下的另一主要效應:漏端電流與L無關!有關這一效應的感性知識可從下面的說明中得到。為簡單起見,假定載流字都以恒定的最大速度運動,則它們的渡越時間(通過溝道長度所需的時間)正比于。溝道中總的運動電荷也正比于L。因此,等于這一電荷與渡越時間之比的電流就與工無關了。也可以用另一種方法來說明上述結論,假如運動電荷的分布是均勻的,并且電荷以恒定速度運動,則對于給定的W,單位時間內通過的電荷量是固定的,因此漏端電流也是固定的。溝道長度根本不進入這一推理過程,當然,除非工足夠小,以致假設速度飽和效應原先就已存在。

              上面三段文中所用的近似方法實際上過于筒化,這是因為當溝道長度較小時,源區、漏區附近的二維場對溝道中的電荷有著重要的影響,這將在下節討論。但是,為了提供直覺知識和把已介紹過的幾種結果聯系起來,上述討論還是有用的。注意,因為電子和空穴的|image.png|max相似,故在其他條件都相等時,n溝和p溝器件在速度飽和條件下的工作特性勢必相似。在正常工作時,情況并非如此,這是因為ID正比于A,而p溝器件的以值是n溝器件的1/2到1/4。


              聯系方式:鄒先生

              聯系電話:0755-83888366-8022

              手機:18123972950

              QQ:2880195519

              聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

              請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

              請“關注”官方微信公眾號:提供  MOS管  技術幫助

              推薦文章

              亚洲精品无码久久千人斩探花|两个人看的www高清|国产亚洲青草蜜芽香蕉精品|国产三级精品三级在专区