MOS晶體管組合幾種效應于一個模型之中分析

迄今今我們已經討論了各種效應，為簡單起見，每次只考慮一種。但是，在一個實際的器件模型中，必須同時考慮若干個這種效應。為了恰當地做到這一點，必須研究這些效應之間的相互作用，但遺憾的是，這樣所得的表達式將變得十分復雜。如果每種效應獨自的影響較小，則經常采用的一種經驗方法是假設這些效應之間無相互作用。舉例來說，考慮一個溝道底短又窄的器件。為了獲得正確結果，這里需要用三維分析。然而，如果只是為了粗略地估算，對于這樣一個器件，有時可利用有效閾值電壓公式來建立模型，有效閾值電壓等于TT-?VT-?VT1，其中VT為長溝道閥值電壓，?VT為假設只存在短溝道效應時的閾值電壓的減少量，?VT1為假設只存在窄溝道效應時閾值電壓的增加量。當?VT和?VT1較小時，可以證明，這種方法在某種程度上是正確的。

例5.4基于上述無相互作用的假設，作為一個建模的例子，下面我們設法來推導一個包括下列各種效應的漏端電流表達式：

1.L對有效閾值電壓的影響

2.VDS對有效閾值電壓的影響

3.W對有效閾值電壓的影響

4.速度飽和效應

5.有效遷移率與垂直電場的相關性

6.飽和區的溝道長度調制。

這里所用的方法將是文獻中所用方法的一個變種。前三項影響將用下面的有效閾值電壓來模擬（參看前面的討論）：

式中的?VT（L，VDS）和?VT1（W）可按5.4節中所說的方法計算。第四種效應可像例5.2（5.3節）那樣來模擬，第五種效應可利用式（4.8.18）來計入[參看式（5.3.11）下面的討論]。

這樣，在非飽和區有：

式中（VDS）由式（5.5.1）給出。

漏-源電壓的夾斷值VˊDS可用5.3節中已說明的方法求出，即根據式（5.5.2）建立dID/dVDS=0的方程，并在計算中忽略VT與VDS的相關性。這樣重又導出式（5.3.12）。通過更精確的計算可導出相當復雜的表達式，但所給出的值實際上仍與式（5.3.12）一樣。

現在我們將確定飽和區的ID。這里需謹慎一些。如果像在5.2節中那樣隱式地假定，與VDS無關，則我們可以采用式（5.2.5），其中的IˊD可由式（5.5.2）給出，此時式（5.5.2）中VDS要用VˊDS來代替。在最后的IˊD式中，VDS本身將不出現。情況當然應該是這樣的，因為不管VDS的實際值是多少，被認為已夾斷的溝道末端的電勢（相對于源）總是假定為VˊDS。然而，正如式（5.5.1）已顯式地指出的那樣，我們在這里仍需計入VDS對的影響。前面已經指出過，這一效應假定與夾斷無關，不論VDS是大于或者小于VˊDS，它都存在，因為甚至當VDS>VˊDS時，溝道區也直接受到來自漏附近場強線的影響。因此，即使在飽和區，也將繼續是VDS，而不是VˊDS的函數。從而有

其中?L/L用式（5.2.6）給出。這時，可能有人會提出異議，認為在分母的最后一個因式中應該用L-?L，而不是L。然而，在當前這種經驗建模的水平上，不值得這樣考慮，因為兩者的差別很小。最后，為了使ID（VDS）的斜率在VDS=VˊDS處連續，還將需要對VˊDS值略作修正，這已在5.2節中解釋過了。

采用θB=0的上述模型已在別處提出，并與實驗結果進行了比較，如圖5.17所示。不過，由于4.8節中所討論的原因，我們寧可考慮θB不等于零。

如在本節中所見，文獻中大多利用有效閾值電壓來研究短溝道和窄溝道效應。因此，顯式地包含閾值電壓的近似模型（4.4.30）式顯然是較有用的。與此相反，精確模型（4.4.8）式沒有顯式地包含閾值電壓，因而本節中的一些結果不能直接與它結合使用。這就使得近似模型被廣泛地用于小器件。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助