MOS晶體管非本征部分的小信號的結電容特性分析

襯底-源結和襯底-漏結產生了小信號電容Cbse和Cbde。其中每個電容都是由結的“底壁”部分和“側壁”部分引起的。需要作這一區分的原因是，在生產過程中，溝道區之外，表面附近的P型襯底的摻雜濃度需要提高，以形成“溝道阻斷”區。因此，單位面積的側壁電容大于單位面積的底壁電容(靠近表面處，典型情況下為2倍到10倍)。 MOS晶體管非本征部分的小信號的結電容。Cbse和Cbde的底壁部分可用單位面積電容來表示(單位是fF／μm²)。另一方面，單位面積側壁電容與深度有關，不是常數。因而為了準確計算，通常必須在整個側壁上進行積分。引起復雜程度進一步增加的原因是；側壁不是“平面”，但近似為園柱面。對于近似計算，常?？梢圆捎脝挝婚L度的有效側壁電容(單位是fF／μm²)，只要把該電容乘以側壁長度，就可得到總側壁電容。在測量側壁長度，不計與溝道接觸的邊，因為它不與溝道阻斷區相鄰。MOS晶體管非本征部分的小信號的結電容。按照上面所述，若As和C′js。表示源底壁面積和單位面積電容，ιs和C′js表示源側壁長度(圖8.21b)和單位長度電容，則有

與此類似，如果對于漏，有對應量AD，C′jd，ιD和C′jd，則我們有

C′j和C′j的值通常是在結的反偏電壓(VSB和VDB)為零時所提供的。當反偏電壓不為零時，通過假設一個如式(1.5.22)那樣的函數關系，可以近似得到這些參數的新的值。

對于在CMOS芯片上的阱內器件，正如已經解釋過的那樣，必須考慮第三個結電容Cb′b對于這一電容，我們有

其中Aw和C′jw是阱的底壁面積和單位面積的電容，ιw是阱的側壁長度(從上面看下去所見到的總周長)，C′jw是阱的單位長度側壁電容。

MOS晶體管非本征部分的小信號的結電容。

顯然，若有多個晶體管構成的一組晶體管在同一阱內，則在該組晶體管的模型中，Cb′b只能計一次。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助