分析MOS晶體管增強／耗盡型NMOS工藝流程實例

首先一般地敘述一個硅柵NMOS工藝的典型工藝流程以介紹基本制造工藝的主要特點。這一工藝能同時形成增強型和耗盡型(E／D)MOSFETs。這是一種復雜的工藝，其中包括許多道期待著要進行的工序，因此，有時可能并不清楚為什么要做某件事。MOS晶體管增強／耗盡型NMOS工藝流程。如果瀆者有耐心，在讀到工藝流程的末尾時，他或她可把整個工藝流程圖合在一起，于是每一道工序就有意義了。

圖10.5近似按比例的說明了NMOS結構的基本特點，這一結構通過制造工藝流程來完成。圖中不僅畫出了晶體管，而且還畫出了集成電路中晶體管周圍的典型情況。為了理解制造晶體管時本身受到的約束，為了了解器件外部寄生電阻和寄生電容的來源，為了理解在一個硅片上制造一個完整的電路的工藝技術，這樣做是很重要的。圖中表示的是一個NMOS晶體管的剖面和二條用多晶硅和曠硅層制造的獨立的“布線”(走線)。除導線(布線)外，這些導電的通道是用AI(金屬)膜制作的，后面將要說明，它們提供了MOSFETs與其它電路元件(如電阻、電容等)之間所需的互連以制成所需要的電路。為了在這方面更清楚些，后面要討論的鋁線和它的一些有關的特征現在先略去。晶體管(圖10.5中只畫出一個)和n⁺硅導線制作在壕溝工區，這些區域由一層稱作場氧化層或厚氧化層的厚SiO₂膜隔開。此外，在場氧化層下面，有一層稱為“阻斷溝道”的p型層，用它來阻斷在相鄰的n⁺擴散區之間形成的寄生導電通道(如寄生的反型層)。MOS晶體管增強／耗盡型NMOS工藝流程。參看圖10.5，可以看到NMOS晶體管的溝道寬度由環繞晶體管周圍的場氧化層形成的壕溝區的寬度來決定，因此，為確定溝道寬度，形成柵的多晶硅不一定非要終止于溝道的終端，當多晶硅在壕溝區邊緣覆蓋到厚氧化層表面上時，它就不能再控制硅的表面了。

為了較好的說明NMOS的制造工藝流程，現在描述一個簡單增強/耗盡型晶體管倒相器子電路的剖面的演變過程，它的拓補圖示于圖10.6相應掩膜版的頂視圖將在適當地地方予以表示。掩膜圖形與面體邊界相一致，并且經常假定多面體內部是充滿的，即該多面體是不透明，因此，多面體是它確定的圖形的正像。MOS晶體管增強／耗盡型NMOS工藝流程。當然，相對于原因來說，印在光掩膜版上的圖形的極性是正的或負的，決定于制造工藝中所使用的特定光刻膠的要求，但是，在這方面不需要說得那么詳細。

這里描述的NMOS工所用的原材料是電阻率為20到60Ω.cm的p型硅片（NA=6*102到2*102μm-3）。首先，如前所述，通過直接氧化在硅片表面均勻生長一層厚度在0.05μm范圍內的氧化膜（SiO₂），然后用化學汽相淀積（CVD）方法在SiO₂表面形成一層厚度約0.1μm的氮化硅（Si3N4）層，所謂“消除應變”的SiO2層用來防止在后續工藝流程中由于Si和Si3N4熱膨脹系數的不同而造成的硅片損傷。接得，用掩膜版1形成如圖10.7所示的Si3N4圖形，稱為壕溝掩膜版。形成圖形后留下的Si3N4膜確定了制造器件n⁺導線所需的區域，即壕溝區域。用來形成Si3N4圖形的光刻膠也用作離子注入的掩膜版，將硼離子注入到電路中的場區以形成如上面討論的阻斷溝道的p區。這道工序的典型注入參數是離子劑量為105μm-2、能量約40keV。圖10.7b表示了上述工序的最后結果。MOS晶體管增強／耗盡型NMOS工藝流程。然后，將光刻膠去除，進行場氧化。這道工序是在硅片上沒有被Si3N4覆蓋的區域有選擇地生長約1μm厚的氧化膜，這樣，形成了場氧化區。注意到這道工序得出了自對準的場氧化區和阻斷溝道的p區。這一有選擇的或“局部”最化工藝是熟知的硅的局部氧化長術(LOCOS)。然后把遮斷氧化層的Si3N4和消除應變的氧化膜剝離掉，把壕溝區域的裸硅暴露出來，通過硅的氧化使這些區域生長一層厚度約0.04／μm或更小些的柵氧化膜。通過柵氧化膜，進行一次新的硼離子注入(典型值為103～104μm-2，50～l100keV)以增大增強型MOSFETs的閾值電壓到控制好的值，圖10.8為這一流程完了之后硅片的剖面圖。注意，因為硼離子的能量不足以穿透厚的場氧化膜，因而，對整個場氧化區來說，所有注入的硼堆積在厚氧化膜中；也有一小部分硼離子保留在柵氧化膜中。MOS晶體管增強／耗盡型NMOS工藝流程。然而， 由于在注入過程中，這些正離子很快的與來自導電襯底的電子中和，所以氧化膜中的這些(正)離子并不帶電。

下一步是確定耗盡型MOSFETs，如圖10.9所示。常稱作耗盡掩膜版的掩膜版2用來形成光刻膠的圖形，這個圖形覆蓋了除了將成為耗盡型晶體管的溝道區以外的所有區域，然后進行砷離子或磷離子的注入，將最后要成為耗盡型晶體管的溝道區域有選擇性的摻入施主雜質，調節注入劑最使它能過補償前面注入的硼離子，使硅表面區域成為n型區。這樣，對耗盡型晶體管來說，產生一個負的閾值電壓，典型摻雜劑是砷時，注入參數是：劑量104μm-2，能量100keV。

在制造過程中的這一步時，整個硅片或是被薄氧化層(柵)或是被厚氧化層(場)覆蓋著，阻斷溝道摻雜和增強型及耗盡型MOSFETs的溝道摻雜已經確定下來。在某些工藝中，下一道工序是淀積和確定柵區的多晶硅層。但是，這兒所描述的工藝，使用了所謂“隱埋接觸”，即多晶硅層和n⁺硅擴散層之間(仍需確定的)直接接觸，這些接觸區域必須被確定下來。這要由另一步光刻工序來完成，如圖10.10所示。圖中給出的是截面的不同的位置。MOS晶體管增強／耗盡型NMOS工藝流程。常稱作多晶接觸掩膜版的掩膜版3用來確定接觸區光刻膠的圖形，該圖形覆蓋著除接觸區以外的所有區域，接觸區的柵氧化膜被腐蝕掉，將底下的硅表面暴露出來。如不需要隱埋接觸工藝時，這塊掩膜版可以省略。

下一道工序是在整個片子上用CVD方法生長一層多晶硅，其典型厚度約0.4μm。通常，接著通過摻磷把該層形成n⁺層，然后用常稱為多晶硅掩膜版的掩膜版4來確定多晶硅圖形。這時，通過把高劑量的砷離子注入硅片以形成晶體管的源-漏區和n⁺硅互連區，如圖10.11所示。注意，這道工序不需要附加的掩膜版，因為確定下來的多晶硅柵掩蔽了晶體管的溝道防止砷注入，厚氧化層掩蔽了場區防止砷注入。這是這道工序特殊優美的特點，因為它可使源區和漏區自行與柵區對準，從而可減少寄生重迭電容。這一工藝是熟知的自對準工藝。在多晶硅與硅直接接觸的多晶接觸區中，在多晶硅摻雜過程中，發生一些磷的反擴散。在多晶硅圖形確定之后，摻磷的n⁺區有一部分暴露出來并且同樣也受到高劑量的砷注入，這樣，就與正常n⁺層(只有砷)達到了電的互連，如圖10.11a所示。這樣，在多晶接觸區就達到了多晶硅與n⁺擴散區的直接接觸。

現在完成了所有摻雜注入的工序，然后，淀積一層厚約1μm的CVD SiO2。這一層特別要重摻磷(重量為2～10%)，因此，稱它為磷硅玻璃或PSG。這一層PSG把擴散區和多晶硅區域與將要淀積的金屬絕緣起來。用稱作接觸掩膜版的掩膜版5在CVD SiO2上開出接觸窗口(或通道)，通過它，以后把金屬層與擴散區或多晶硅連接起來。將引線孔腐蝕出來，然后在高溫下(約1000℃)使PSG流動以減少引線孔壁的陡峭程度并使多晶硅邊緣的臺階平滑些。由于PSG有磷，所以這一流動過程是很容易的，它能改善由金屬層造成的臺階覆蓋(見后面)。MOS晶體管增強／耗盡型NMOS工藝流程。因為這一流動過程在高溫下進行，通常也用來使n⁺注入層和其它摻雜層的雜質向襯底擴散，并擴散到它們所合適的深度。這道工序完成后的最終的結構如圖10.12a，c所示。注意，在多晶接觸區，多晶硅下面的n層比較深，這是由于磷從多晶硅向硅中反擴散以及與砷相比磷的擴散系數較高造成的。

按工藝順序，在這里簡述一下關于臺階覆蓋。圖10.13a為PSG“已腐蝕”過的引線孔的剖面圖，在它上面覆蓋了一層厚度等于PSG的金屬層?？梢钥吹?，存在一個厚度遠比平面區域要小的金屬的“細頸”。在不流動的PSG下面，  由多晶硅導體引起的臺階處也存在同樣的情況。在臺階很陡峭的極端情況下，淀積金屬時，在細頸區會出現裂縫，從而使接觸斷開。即使那里沒有斷裂，當電路工作時，細頸區電流密度增大，通過稱作電遷移的過程，金屬可能會斷裂。MOS晶體管增強／耗盡型NMOS工藝流程。電遷移過程是金屬原子沿著電子流動的方向運動的過程，遷移的速率強烈地依賴于電流密度和工作溫度。把電流密度保持在低于一定的水平，可以防止電遷移引起的斷裂(也見5.8節)。PSG的流動，增大了金屬層的最小厚度，有助于在接觸處防止這種形式的斷裂。如圖10.13b所示。

下一道工序是在整個硅片上淀積—層鋁膜，用稱作金屬掩膜版的掩膜版6來刻蝕圖形，如圖10.14所示。接著，把AI-Si接觸進行合金，即把硅片置于約400℃溫度下，使AI與Si混合起來形成良好的歐姆接觸?，F在，這一集成電路完全能工作了。但是，為了防止周圍環境的影響，需將電路保護起來，通常用CVD SiO2或SiN4作為鈍化層覆蓋在硅片表面。經過這道工序后，所有掩膜版詳細的重迭情況和整個電路的垂直剖面圖示于圖10.15。圖中也表示出了對應于電路的拓撲圖10.6中的各種電路元件所在的位置。

用稱作鍵合觸點掩膜版的掩膜版7對鈍化層刻蝕圖形，將電引線連接到已完成的電路上，這個圖形示于圖10.16。這一過程包括把電路中將要連接引線處的鈍化膜腐蝕掉，把該處的鋁暴露出來。通常稱這些鋁區為鍵合點，它仍位于電路的周圍。它們的典型尺寸約為100X100μm，相距50～100μm。用常稱作引線鍵合的工藝，通過鍵合點把集成電路(它們被劃成芯片以后)和管殼連接起來。這道工序是把管芯上的鍵合點與管殼上的接線端之間用細引線連接起來。MOS晶體管增強／耗盡型NMOS工藝流程。特別在研制階段，電路內部的探測常常是必要的，因而可以在電路中有重要意義的節點處，制作一個附加的較小的探測點。這樣的一個探測點示于圖10.16；它的典型尺寸是25*25μm。當然，希望這些探測點越小越好，這樣，當它們不用作探測時，它們不會明顯地成為那些連接著過量電容的電路節點的負載。

如4.10節所述，當柵絕緣層內電場過大時，由于擊穿引起整個絕緣層永久性的短路。為了防止外部的電荷積累起來引起這一現象，用一保護電路[所謂靜電放電(ESD)電路]連接到接觸點，這些接觸點與晶體管柵極相連。一般，它們是由電阻和低擊穿電壓的器件組成的，這些低擊穿電壓的器件如反向偏置的p-n結或與零電勢相連的短溝道晶體管。MOS晶體管增強／耗盡型NMOS工藝流程。因為這種器件的擊穿是非破壞性的；它們正常時保持開路，只有當在輸入端出現充電而造成的高電壓時才是閉路的，這種瞬時的閉路放電不會損害它所連接的節點。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助