MOSFET器件隔離-小型化(按比例縮小)的器件隔離原理及結構

MOSFET器件隔離

集成電路工藝中，MOSFET器件隔離是器件設計的一個組成部分。最廣泛使用的隔離技術是硅的局部氧化技術，縮寫為LOCOS，在10.3節已作了討論。LOCOS中的主要問題示于圖10.23。

可以看到，LOCOS會使氧化膜橫向侵入器件工作區(壕溝)，侵入的距離可以與生長的場氧化膜厚度相比，結果形成所謂“鳥嘴”。MOSFET器件隔離。因為，不想增大多晶硅與硅之間以及金屬與硅之間的(寄生)電容，場氧化膜的厚度就不能再減小，因而，橫向侵入的長度就無法減小到比某一定的最小值還小，這個值大約為0.8μm左右。有一些工藝可以減小橫向侵入，目前正在研究之中，可以替代標準的LOCOS工藝，這些工藝是所謂的側壁掩膜隔離(SWAMI)，密封界面局部氧化(SILO)和有選擇的外延生長(SEG)。MOSFET器件隔離這些工藝比LOCOS還要復雜，介紹這些工藝已超出本章的范圍。在別處可以找到關于器件隔離技術的很好的評述。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助